A.時序邏輯電路某一時刻的電路狀態(tài)僅取決于電路該時刻的輸入信號
B.時序邏輯電路某一時刻的電路狀態(tài)僅取決于電路進入該時刻前所處的狀態(tài)
C.時序邏輯電路某一時刻的電路狀態(tài)不僅取決于當(dāng)時的輸入信號，還取決于電路原來的狀態(tài)
D.時序邏輯電路通常包含組合電路和存儲電路兩個組成部分，其中組合電路是必不可少的
您可能感興趣的試卷
你可能感興趣的試題
電路如下圖所示，設(shè)起始狀態(tài)Q2Q1=00，第3個上升沿，Q2Q1變?yōu)椋ǎ?br /> 
A.00
B.01
C.10
D.11
A.10010001
B.11101111
C.01101111
D.00010001
A.0101
B.0110
C.0111
D.1000
A.時序電路中兩個相同的狀態(tài)叫等價狀態(tài)
B.時序電路中的兩個等價狀態(tài)在相同的輸入下輸出相同，但次態(tài)不同
C.時序電路中的兩個等價狀態(tài)在相同的輸入下輸出相同，次態(tài)也相同
D.時序電路中的兩個等價狀態(tài)在相同的輸入下輸出不同，但次態(tài)相同
A.二進制
B.八進制
C.十進制
D.十六進制
最新試題
基本鎖存器的約束條件是（）。
數(shù)值比較器的擴展方式有串聯(lián)和并聯(lián)兩種，其中并聯(lián)連接方式比串聯(lián)連接方式運行速度快，但需要更多的芯片來構(gòu)成。
集成同步二進制計數(shù)器74LVC161的TC端口輸出高電平時，說明此時計數(shù)器發(fā)生進位操作。
555芯片的4腳可以直接控制輸出端3腳的電位，2腳也可以控制輸出端3腳的電位，6腳也可以控制輸出端3腳的電位，那么這三個引腳哪個的優(yōu)先級別最高？（）
下圖所示的電路能夠?qū)崿F(xiàn)的功能是（）。
編碼器CD4532中，當(dāng)輸出為000時，還需要通過（）端口是否為高電平來判斷是否為正常編碼輸出。
要實現(xiàn)3變量的邏輯函數(shù)，可以使用（）加上若干基本邏輯門來實現(xiàn)。
顯示譯碼器74HC4511正常顯示譯碼時，三個特殊功能輸入端LE、分別應(yīng)該預(yù)置為（）。
?這個電路中出現(xiàn)的門有哪幾種？（）
組合邏輯電路設(shè)計的一般步驟包括（）。