A.8421BCD碼
B.5421BCD碼
C.余三碼
D.2421BCD碼
您可能感興趣的試卷
你可能感興趣的試題
A.3
B.6
C.8
D.1
A.5
B.6
C.10
D.53
A.
B.A+B）（A+C）=A+BC
C.AB+AC+BC=AB+BC
D.
A+B+C+
=（）。
A.A
B.
C.1
D.A+B+C
A.任何時(shí)候最多只能有一個(gè)電路處于三態(tài)，其余應(yīng)處于工作態(tài)
B.任何時(shí)候最多只能有一個(gè)電路處于工作態(tài)，其余應(yīng)處于三態(tài)
C.任何時(shí)候至少要有兩個(gè)或三個(gè)以上電路處于工作態(tài)
D.以上說(shuō)法都不正確
最新試題
下圖所示組合邏輯電路，其功能是（）。
?用3線-8線譯碼器74138（邏輯符號(hào)如下圖所示）和與非門(mén)實(shí)現(xiàn)函數(shù)的功能時(shí)，74138的輸出端（）連接與非門(mén)。?
一個(gè)Moore型同步可重疊的“1011”序列檢測(cè)器的狀態(tài)圖是（）。
下圖所示的PLD連接表示的輸出函數(shù)表達(dá)式F等于（）。
使用8路選擇器實(shí)現(xiàn)4變量邏輯函數(shù)F（A，B，C，D），使用ABC作為控制變量，數(shù)據(jù)輸入端D0-D7可能的值有（）。
下圖所示CMOS電路實(shí)現(xiàn)的邏輯是（）。
現(xiàn)場(chǎng)可編程門(mén)陣列FPGA的基本結(jié)構(gòu)由（）組成。
邏輯函數(shù)F（A，B，C，D）=∑m（2，7，8，12，13，14，15）的卡諾圖，下面畫(huà)法正確的是（）。
輸出端與輸出端可以直接連接，實(shí)現(xiàn)“線與”的門(mén)電路有（）。
用PROM設(shè)計(jì)一個(gè)2位二進(jìn)制平方器，實(shí)現(xiàn)該平方器需要的容量至少為（）。