A.任何時(shí)候最多只能有一個(gè)電路處于三態(tài)，其余應(yīng)處于工作態(tài)
B.任何時(shí)候最多只能有一個(gè)電路處于工作態(tài)，其余應(yīng)處于三態(tài)
C.任何時(shí)候至少要有兩個(gè)或三個(gè)以上電路處于工作態(tài)
D.以上說法都不正確
您可能感興趣的試卷
你可能感興趣的試題
和邏輯式
相等的式子是（）。
A.ABC
B.1+BC
C.A
D.
A.0.3V
B.2.4V
C.3.6V
D.5V
A.0011
B.1100
C.1010
D.0101
A.1010
B.0101
C.1100
D.1111
A.337.2
B.637.2
C.1467.1
D.c37.4
最新試題
電平異步時(shí)序邏輯電路工作的基本條件有（）。
假定描述一個(gè)同步時(shí)序電路的最簡(jiǎn)狀態(tài)表中有6個(gè)狀態(tài)，則該電路中有（）個(gè)觸發(fā)器，電路中存在（）個(gè)多余狀態(tài)。?
已知原始狀態(tài)圖如下圖所示，狀態(tài)化簡(jiǎn)后電路需要的觸發(fā)器應(yīng)為（）個(gè)。
下圖所示組合邏輯電路，輸入ABCD為8421碼，則電路的輸出WXYZ是（）。
?如下圖所示時(shí)序電路，該電路是一個(gè)（）型電路，其功能是（）。
設(shè)計(jì)一個(gè)Moore型同步可重疊的“1101”序列檢測(cè)器，至少需要（）個(gè)觸發(fā)器。
下圖所示電路的功能是（）。
?已知某異步時(shí)序電路的流程表如下表所示，其中x1和x2為電路輸入端。分析流程表，電路中有（）條反饋回路，當(dāng)（）時(shí)會(huì)發(fā)生臨界競(jìng)爭(zhēng)。
下圖所示組合邏輯電路，其功能是（）。
下圖所示CMOS電路實(shí)現(xiàn)的邏輯是（）。