單項(xiàng)選擇題
對(duì)于如圖所示波形，其反映的邏輯關(guān)系是（）
A.與關(guān)系
B.異或關(guān)系
C.同或關(guān)系
D.無(wú)法判斷
您可能感興趣的試卷
你可能感興趣的試題
1.單項(xiàng)選擇題數(shù)字系統(tǒng)中，采用（）可以將減法運(yùn)算轉(zhuǎn)化為加法運(yùn)算。
A.原碼
B.ASCII碼
C.補(bǔ)碼
D.BCD碼
2.單項(xiàng)選擇題
已知邏輯表達(dá)式
與它功能相等的函數(shù)表達(dá)式（）
A.AF=AB
B.F=AB+C
C.F=AB+AC
D.
3.單項(xiàng)選擇題
八進(jìn)制（273）8中，它的第三位數(shù)2的位權(quán)為（）
A.(128)10;
B.(64)10；
C.(256)10;
D.(8)10；
4.問(wèn)答題
邏輯電路的輸入A、B、C波形和輸出F波形之間的關(guān)系如下圖所示。
①列出真值表；
②寫出函數(shù)F的邏輯表達(dá)式；
③要求采用最少門電路，畫出滿足該波形圖的邏輯電路圖。
最新試題
如圖所示，則F=（）。
題型：多項(xiàng)選擇題
?下圖邏輯單元實(shí)現(xiàn)的功能為（）。
題型：?jiǎn)雾?xiàng)選擇題
?數(shù)字設(shè)計(jì)的層次主要有（）。
題型：多項(xiàng)選擇題
?利用開(kāi)關(guān)代數(shù)的公理或定理，判斷與（x+y’）’等價(jià)的邏輯關(guān)系為（）。
題型：?jiǎn)雾?xiàng)選擇題
CC4000系列的CMOS門電路不能直接接（）系列的門電路。
題型：?jiǎn)雾?xiàng)選擇題
對(duì)于D觸發(fā)器，如果時(shí)鐘頻率為10MHz，輸出信號(hào)Q的頻率可能是（）MHz。
題型：多項(xiàng)選擇題
已知有二輸入邏輯門，只有當(dāng)輸X和Y都為1時(shí)，輸出F才為1，則X，Y與F的邏輯關(guān)系為（）。
題型：?jiǎn)雾?xiàng)選擇題
要使TTL與非門變成反相器，多余的輸入端不能采用的方法為（）。
題型：?jiǎn)雾?xiàng)選擇題
?構(gòu)成數(shù)字電路最基本的器件主要有（）。
題型：多項(xiàng)選擇題
要使CMOS門輸入高電平，不能使用的方法為（）。
題型：?jiǎn)雾?xiàng)選擇題