A.x y’
B.x’+y
C.x ’y
D.x +y’
您可能感興趣的試卷
你可能感興趣的試題
A.輸出單元一定是大驅(qū)動反相器
B.中小規(guī)模集成塊的時間延遲主要取決于輸出單元設(shè)計
C.輸出單元成本和延遲遠大于內(nèi)部所有單元之和
D.輸出單元的驅(qū)動能力通常為內(nèi)部驅(qū)動能力的上千倍以上
?若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X,對于下圖所示的輸出緩沖設(shè)計(圖中反相器上面標注了相應(yīng)的驅(qū)動能力),該輸出單元的延遲時間(從a到y(tǒng))相當于()個內(nèi)部標準門級聯(lián)的延遲時間。
A.800
B.60
C.15
D.240
若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X,最小反相器(1X)延遲時間為2,對于下圖所示的輸出緩沖設(shè)計(圖中反相器上面標注了相應(yīng)的驅(qū)動能力),該輸出單元的延遲時間(從a到y(tǒng))最接近于()。
A.1000
B.10
C.100
D.30
若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X,最小反相器(1X)延遲時間為2,對于下圖所示的輸出緩沖設(shè)計(圖中反相器上面標注了相應(yīng)的驅(qū)動能力),該輸出單元的延遲時間(從a到y(tǒng))最接近于()。
A.4000
B.2000
C.400
D.1000
?下圖邏輯單元實現(xiàn)的功能為()。
A.y=(a+b.c)’
B.y=a+b.c
C.y=a.b+c
D.y=(a.b+c)’
最新試題
?兩個二進制數(shù)的補碼相加,有溢出的是()。
?利用開關(guān)代數(shù)的公理或定理,判斷與(x+y’)’等價的邏輯關(guān)系為()。
TTL門電路具有負載能力強、抗干擾能力強和轉(zhuǎn)換速度高等特點。
如圖所示,則F=()。
?如圖所示電路論述正確的是()。
要使TTL與非門變成反相器,多余的輸入端不能采用的方法為()。
?BCD碼譯碼器如果不允許輸入大于9的數(shù)值的時候,當輸入10時,輸出為()。
為實現(xiàn)將D觸發(fā)器轉(zhuǎn)換為T觸發(fā)器,下圖所示電路的虛框內(nèi)應(yīng)是()。
電路結(jié)構(gòu)如圖所示,該電路是()。
?當共陰極7段數(shù)碼管顯示2的時候,輸出應(yīng)該為()。