單項選擇題以下電路中常用于總線應用的有（）
A.TSL門
B.OC門
C.漏極開路門
D.CMOS與非門
您可能感興趣的試卷
你可能感興趣的試題
1.單項選擇題以下電路中可以實現(xiàn)“線與”功能的有（）
A.與非門
B.三態(tài)輸出門
C.集電極開路門
D.CMOS與非門
2.單項選擇題在何種輸入情況下，“與非”運算的結果是邏輯0。（）
A.全部輸入是0
B.任一輸入是0
C.僅一輸入是0
D.全部輸入是1
3.單項選擇題A+BC=（）
A.A+B
B.A+C
C.（A+B）（A+C）
D.B+C
4.單項選擇題以下表達式中符合邏輯運算法則的是（）
A.C·C=C2
B.1+1=10
C.0<1
D.A+1=1
5.單項選擇題十進制數25用8421BCD碼表示為（）
A.10 101
B.0010 0101
C.100101
D.10101
最新試題
如圖所示，則F=（）。
題型：多項選擇題
?數字設計的層次主要有（）。
題型：多項選擇題
若集成塊內部為驅動單元提供的驅動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設計（圖中反相器上面標注了相應的驅動能力），該輸出單元的延遲時間（從a到y(tǒng)）最接近于（）。
題型：單項選擇題
與模擬電路相比，數字系統(tǒng)的優(yōu)越性主要體現(xiàn)在（）。
題型：多項選擇題
?BCD碼譯碼器如果不允許輸入大于9的數值的時候，當輸入10時，輸出為（）。
題型：單項選擇題
為實現(xiàn)將D觸發(fā)器轉換為T觸發(fā)器，下圖所示電路的虛框內應是（）。
題型：單項選擇題
對于D觸發(fā)器，如果時鐘頻率為10MHz，輸出信號Q的頻率可能是（）MHz。
題型：多項選擇題
要使JK觸發(fā)器在時鐘脈沖作用下，實現(xiàn)輸出，則輸入信號應為（）。
題型：單項選擇題
?十進制數178.5對應的余3碼是（）。
題型：單項選擇題
如圖，此電路的輸入端I0_L是低電平有效，輸出A2A1A0是高電平有效，AVALID有效表示的是（）。
題型：單項選擇題