填空題FPGA可以分成()FPGA和粗粒度FPGA。

您可能感興趣的試卷

最新試題

為實(shí)現(xiàn)將D觸發(fā)器轉(zhuǎn)換為T觸發(fā)器,下圖所示電路的虛框內(nèi)應(yīng)是()。

題型:?jiǎn)雾?xiàng)選擇題

如圖,是151的電路設(shè)計(jì),其中輸入端的使用了6個(gè)反相器,而實(shí)現(xiàn)邏輯功能應(yīng)該可以省掉三個(gè),為什么這么設(shè)計(jì)()。

題型:?jiǎn)雾?xiàng)選擇題

?如圖所示電路論述正確的是()。

題型:多項(xiàng)選擇題

?當(dāng)共陰極7段數(shù)碼管顯示2的時(shí)候,輸出應(yīng)該為()。

題型:?jiǎn)雾?xiàng)選擇題

邏輯函之間滿足()關(guān)系。

題型:多項(xiàng)選擇題

?下圖邏輯單元實(shí)現(xiàn)的功能為()。

題型:?jiǎn)雾?xiàng)選擇題

與模擬電路相比,數(shù)字系統(tǒng)的優(yōu)越性主要體現(xiàn)在()。

題型:多項(xiàng)選擇題

若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X,最小反相器(1X)延遲時(shí)間為2,對(duì)于下圖所示的輸出緩沖設(shè)計(jì)(圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力),該輸出單元的延遲時(shí)間(從a到y(tǒng))最接近于()。

題型:?jiǎn)雾?xiàng)選擇題

CC4000系列的CMOS門電路不能直接接()系列的門電路。

題型:?jiǎn)雾?xiàng)選擇題

TTL門電路具有負(fù)載能力強(qiáng)、抗干擾能力強(qiáng)和轉(zhuǎn)換速度高等特點(diǎn)。

題型:判斷題