?如圖所示電路論述正確的是()。
A.實(shí)現(xiàn)了P=B3⊕B2⊕B1⊕B0⊕1,校驗(yàn)電路是否輸入偶數(shù)個(gè)1,當(dāng)輸入偶數(shù)個(gè)1時(shí)輸出P=1
B.實(shí)現(xiàn)了P=B3⊕B2⊕B1⊕B0⊕1,產(chǎn)生了奇校驗(yàn)位,如果連同P一起發(fā)送B2B2B1B0P,發(fā)送了奇數(shù)個(gè)1
C.實(shí)現(xiàn)了P=B3⊕B2⊕B1⊕B0,校驗(yàn)電路是否輸入偶數(shù)個(gè)1,當(dāng)輸入偶數(shù)個(gè)1時(shí)輸出P=1
D.實(shí)現(xiàn)了P=B3⊕B2⊕B1⊕B0,產(chǎn)生了奇校驗(yàn)位,如果連同P一起發(fā)送B2B2B1B0P,發(fā)送了奇數(shù)個(gè)1
您可能感興趣的試卷
你可能感興趣的試題
如圖所示,則F=()。
A.F=∑xyz(0,3,6,7)
B.F=∑zyx(0,3,6,7)
C.F=
D.F=
如圖,是151的電路設(shè)計(jì),其中輸入端的使用了6個(gè)反相器,而實(shí)現(xiàn)邏輯功能應(yīng)該可以省掉三個(gè),為什么這么設(shè)計(jì)()。
A.為更方便的實(shí)現(xiàn)邏輯功能
B.降低輸入電流
C.提高151的帶負(fù)載能力
D.提高扇出能力
?如圖電路,描述正確的是()。
A.G_L是門(mén)控制信號(hào),當(dāng)G_L=0的時(shí)候,無(wú)論DIR為何值,B1和A1斷開(kāi)
B.G_L是門(mén)控制信號(hào),當(dāng)G_L=1的時(shí)候,當(dāng)DIR有效時(shí),A1到B1單向?qū)?br/>C.G_L是門(mén)控制信號(hào),當(dāng)G_L=1的時(shí)候,當(dāng)DIR有效時(shí),B1到A1單向?qū)?br/>D.G_L是門(mén)控制信號(hào),當(dāng)G_L=0的時(shí)候,A1到B1雙向?qū)?/p>
如圖,此電路的輸入端I0_L是低電平有效,輸出A2A1A0是高電平有效,AVALID有效表示的是()。
A.有有效的輸入.I7_L到I0_L全部為1
B.無(wú)法判斷
C.有有效的輸入.I7_L到I0_L不全部為1
D.沒(méi)有有效的輸入,.I7_L到I0_L全部為0
A.0010010
B.1111101
C.1101101
D.0000010
最新試題
如圖,是151的電路設(shè)計(jì),其中輸入端的使用了6個(gè)反相器,而實(shí)現(xiàn)邏輯功能應(yīng)該可以省掉三個(gè),為什么這么設(shè)計(jì)()。
TTL門(mén)電路具有負(fù)載能力強(qiáng)、抗干擾能力強(qiáng)和轉(zhuǎn)換速度高等特點(diǎn)。
?十進(jìn)制數(shù)178.5對(duì)應(yīng)的余3碼是()。
為實(shí)現(xiàn)將D觸發(fā)器轉(zhuǎn)換為T(mén)觸發(fā)器,下圖所示電路的虛框內(nèi)應(yīng)是()。
二進(jìn)制加法運(yùn)算包含的輸入、輸出變量有()。
?構(gòu)成數(shù)字電路最基本的器件主要有()。
?下圖邏輯單元實(shí)現(xiàn)的功能為()。
?兩個(gè)二進(jìn)制數(shù)的補(bǔ)碼相加,有溢出的是()。
關(guān)于集成塊的輸出單元,下列說(shuō)法中正確的是()。
已知函數(shù)F(A,B,C,D)=(AB’)’+(C’D+B’C)’,則其最簡(jiǎn)表達(dá)式為()。