對于D觸發(fā)器，如果時(shí)鐘頻率為10MHz，輸出信號Q的頻率可能是（）MHz。

如圖，是151的電路設(shè)計(jì)，其中輸入端的使用了6個(gè)反相器，而實(shí)現(xiàn)邏輯功能應(yīng)該可以省掉三個(gè)，為什么這么設(shè)計(jì)（）。

?BCD碼譯碼器如果不允許輸入大于9的數(shù)值的時(shí)候，當(dāng)輸入10時(shí)，輸出為（）。

?十進(jìn)制數(shù)22.37對應(yīng)的二進(jìn)制數(shù)是（）。

如圖，此電路的輸入端I0_L是低電平有效，輸出A2A1A0是高電平有效，AVALID有效表示的是（）。

要使CMOS門輸入高電平，不能使用的方法為（）。

電路結(jié)構(gòu)如圖所示，該電路是（）。

與模擬電路相比，數(shù)字系統(tǒng)的優(yōu)越性主要體現(xiàn)在（）。

?兩個(gè)二進(jìn)制數(shù)的補(bǔ)碼相加，有溢出的是（）。

?構(gòu)成數(shù)字電路最基本的器件主要有（）。