問答題EDA的發(fā)展通??梢苑譃槟娜齻€階段,各階段有何特點?
您可能感興趣的試卷
你可能感興趣的試題
最新試題
如圖,是151的電路設(shè)計,其中輸入端的使用了6個反相器,而實現(xiàn)邏輯功能應(yīng)該可以省掉三個,為什么這么設(shè)計()。
題型:單項選擇題
?如圖電路,描述正確的是()。
題型:單項選擇題
與模擬電路相比,數(shù)字系統(tǒng)的優(yōu)越性主要體現(xiàn)在()。
題型:多項選擇題
?利用開關(guān)代數(shù)的公理或定理,判斷與(x+y’)’等價的邏輯關(guān)系為()。
題型:單項選擇題
對于D觸發(fā)器,如果時鐘頻率為10MHz,輸出信號Q的頻率可能是()MHz。
題型:多項選擇題
電路結(jié)構(gòu)如圖所示,該電路是()。
題型:單項選擇題
?數(shù)字設(shè)計的層次主要有()。
題型:多項選擇題
輸出端不能直接線與的門電路有()。
題型:單項選擇題
CC4000系列的CMOS門電路不能直接接()系列的門電路。
題型:單項選擇題
?如圖所示電路論述正確的是()。
題型:多項選擇題