已知ROM的數(shù)據(jù)表如表所示,若將地址輸入A3、A2、A1和A0作為3個輸入邏輯變量,將數(shù)據(jù)輸出F3、F2、F1和F0作為函數(shù)輸出,試寫出輸出與輸入間的邏輯函數(shù)式。
分析下圖所示的組合邏輯電路 1.畫出輸出F對輸入Z的定時關(guān)系圖(假定輸入X和Y都保持高電平,且每個門電路都有一個單位時間的延遲); 2.判定該電路是否存在有靜態(tài)冒險問題,如果存在靜態(tài)冒險,請消除它。
1.圖中紅線 2.存在冒險 。
或非門構(gòu)成的基本RS觸發(fā)器,輸入端SR的約束條件是()