A.降低飽和深度
B.增加飽和深度
C.采用有源泄放回路
D.采用抗飽和三極管
您可能感興趣的試卷
你可能感興趣的試題
要使TTL與非門工作在轉(zhuǎn)折區(qū)，可使輸入端對地外接電阻RI（）
A.A
B.B
C.C
D.D
TTL電路在正邏輯系統(tǒng)中，以下各種輸入中（）相當(dāng)于輸入邏輯“1”。
A.A
B.B
C.C
D.D
A.與非門
B.三態(tài)輸出門
C.集電極開路門
D.漏極開路門
A.全部輸入是0
B.全部輸入是1
C.任一輸入為0，其他輸入為1
D.任一輸入為1
A.全部輸入是0
B.任一輸入是0
C.僅一輸入是0
D.全部輸入是1
最新試題
?十進(jìn)制數(shù)22.37對應(yīng)的二進(jìn)制數(shù)是（）。
如圖，是151的電路設(shè)計(jì)，其中輸入端的使用了6個(gè)反相器，而實(shí)現(xiàn)邏輯功能應(yīng)該可以省掉三個(gè)，為什么這么設(shè)計(jì)（）。
?利用開關(guān)代數(shù)的公理或定理，判斷與（x+y’）’等價(jià)的邏輯關(guān)系為（）。
要使TTL與非門變成反相器，多余的輸入端不能采用的方法為（）。
?如圖電路，描述正確的是（）。
?若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，對于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）相當(dāng)于（）個(gè)內(nèi)部標(biāo)準(zhǔn)門級聯(lián)的延遲時(shí)間。
使用74HC138實(shí)現(xiàn)邏輯函數(shù)正確的是（）。
如圖所示，則F=（）。
如圖，此電路的輸入端I0_L是低電平有效，輸出A2A1A0是高電平有效，AVALID有效表示的是（）。
要使JK觸發(fā)器在時(shí)鐘脈沖作用下，實(shí)現(xiàn)輸出，則輸入信號應(yīng)為（）。