?兩個(gè)二進(jìn)制數(shù)的補(bǔ)碼相加，有溢出的是（）。

?利用開(kāi)關(guān)代數(shù)的公理或定理，判斷與（x+y’）’等價(jià)的邏輯關(guān)系為（）。

?數(shù)字設(shè)計(jì)的層次主要有（）。

已知有二輸入邏輯門(mén)，只有當(dāng)輸X和Y都為1時(shí)，輸出F才為1，則X，Y與F的邏輯關(guān)系為（）。

如圖，此電路的輸入端I0_L是低電平有效，輸出A2A1A0是高電平有效，AVALID有效表示的是（）。

?十進(jìn)制數(shù)178.5對(duì)應(yīng)的余3碼是（）。

要使CMOS門(mén)輸入高電平，不能使用的方法為（）。

CC4000系列的CMOS門(mén)電路不能直接接（）系列的門(mén)電路。

要使JK觸發(fā)器在時(shí)鐘脈沖作用下，實(shí)現(xiàn)輸出，則輸入信號(hào)應(yīng)為（）。

如圖電路實(shí)現(xiàn)的邏輯函數(shù)是（）。