A.2
B.3
C.4
D.5
您可能感興趣的試卷
你可能感興趣的試題
A.基本R-S觸發(fā)器
B.D觸發(fā)器
C.J-K觸發(fā)器
D.T觸發(fā)器
A.3個(gè)
B.4個(gè)
C.5個(gè)
D.10個(gè)
A.減少電路中的觸發(fā)器
B.提高電路速度
C.提高電路可靠性
D.減少電路中的邏輯門
A.同時(shí)為0
B.同時(shí)為1
C.同時(shí)改變
D.同時(shí)出現(xiàn)
A.模擬信號(hào)
B.電平信號(hào)
C.脈沖信號(hào)
D.時(shí)鐘脈沖信號(hào)
最新試題
?若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X,對于下圖所示的輸出緩沖設(shè)計(jì)(圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力),該輸出單元的延遲時(shí)間(從a到y(tǒng))相當(dāng)于()個(gè)內(nèi)部標(biāo)準(zhǔn)門級聯(lián)的延遲時(shí)間。
邏輯函之間滿足()關(guān)系。
已知函數(shù)F(A,B,C,D)=(AB’)’+(C’D+B’C)’,則其最簡表達(dá)式為()。
如圖所示,則F=()。
?數(shù)字設(shè)計(jì)的層次主要有()。
如圖,是151的電路設(shè)計(jì),其中輸入端的使用了6個(gè)反相器,而實(shí)現(xiàn)邏輯功能應(yīng)該可以省掉三個(gè),為什么這么設(shè)計(jì)()。
要使TTL與非門變成反相器,多余的輸入端不能采用的方法為()。
與模擬電路相比,數(shù)字系統(tǒng)的優(yōu)越性主要體現(xiàn)在()。
?如圖電路,描述正確的是()。
輸出端不能直接線與的門電路有()。