A.3個(gè)
B.4個(gè)
C.5個(gè)
D.10個(gè)
您可能感興趣的試卷
你可能感興趣的試題
A.減少電路中的觸發(fā)器
B.提高電路速度
C.提高電路可靠性
D.減少電路中的邏輯門
A.同時(shí)為0
B.同時(shí)為1
C.同時(shí)改變
D.同時(shí)出現(xiàn)
A.模擬信號(hào)
B.電平信號(hào)
C.脈沖信號(hào)
D.時(shí)鐘脈沖信號(hào)
A.時(shí)鐘控制RS觸發(fā)器
B.D觸發(fā)器
C.基本RS觸發(fā)器
D.JK觸發(fā)器
A.2
B.3
C.6
D.8
最新試題
對(duì)于D觸發(fā)器，如果時(shí)鐘頻率為10MHz，輸出信號(hào)Q的頻率可能是（）MHz。
電路結(jié)構(gòu)如圖所示，該電路是（）。
使用74HC138實(shí)現(xiàn)邏輯函數(shù)正確的是（）。
?十進(jìn)制數(shù)22.37對(duì)應(yīng)的二進(jìn)制數(shù)是（）。
若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，最小反相器（1X）延遲時(shí)間為2，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）最接近于（）。
?十進(jìn)制數(shù)178.5對(duì)應(yīng)的余3碼是（）。
二進(jìn)制加法運(yùn)算包含的輸入、輸出變量有（）。
如圖，是151的電路設(shè)計(jì)，其中輸入端的使用了6個(gè)反相器，而實(shí)現(xiàn)邏輯功能應(yīng)該可以省掉三個(gè)，為什么這么設(shè)計(jì)（）。
輸出端不能直接線與的門電路有（）。
關(guān)于集成塊的輸出單元，下列說(shuō)法中正確的是（）。