單項(xiàng)選擇題電平異步時(shí)序邏輯電路不允許兩個(gè)或兩個(gè)以上輸入信號(hào)（）
A.同時(shí)為0
B.同時(shí)為1
C.同時(shí)改變
D.同時(shí)出現(xiàn)
您可能感興趣的試卷
你可能感興趣的試題
1.多項(xiàng)選擇題脈沖異步時(shí)序邏輯電路的輸入信號(hào)可以是（）
A.模擬信號(hào)
B.電平信號(hào)
C.脈沖信號(hào)
D.時(shí)鐘脈沖信號(hào)
2.多項(xiàng)選擇題脈沖異步時(shí)序邏輯電路中的存儲(chǔ)元件可以采用（）
A.時(shí)鐘控制RS觸發(fā)器
B.D觸發(fā)器
C.基本RS觸發(fā)器
D.JK觸發(fā)器
3.單項(xiàng)選擇題八路數(shù)據(jù)選擇器應(yīng)有（）個(gè)選擇控制器。
A.2
B.3
C.6
D.8
4.單項(xiàng)選擇題移位寄存器T1194工作在并行數(shù)據(jù)輸入方式時(shí)，MAMB取值為（）
A.00
B.01
C.10
D.11
5.單項(xiàng)選擇題
半導(dǎo)體存儲(chǔ)器（）的內(nèi)容在掉電后會(huì)丟失。
A.A
B.B
C.C
D.D
最新試題
約束項(xiàng)在函數(shù)化簡(jiǎn)時(shí)可以當(dāng)作1，是因?yàn)樵趯?shí)際電路中，這種輸入組合根本不可能會(huì)讓其發(fā)生。
題型：判斷題
為實(shí)現(xiàn)將D觸發(fā)器轉(zhuǎn)換為T觸發(fā)器，下圖所示電路的虛框內(nèi)應(yīng)是（）。
題型：?jiǎn)雾?xiàng)選擇題
對(duì)于D觸發(fā)器，如果時(shí)鐘頻率為10MHz，輸出信號(hào)Q的頻率可能是（）MHz。
題型：多項(xiàng)選擇題
?十進(jìn)制數(shù)22.37對(duì)應(yīng)的二進(jìn)制數(shù)是（）。
題型：?jiǎn)雾?xiàng)選擇題
要使JK觸發(fā)器在時(shí)鐘脈沖作用下，實(shí)現(xiàn)輸出，則輸入信號(hào)應(yīng)為（）。
題型：?jiǎn)雾?xiàng)選擇題
如圖所示，則F=（）。
題型：多項(xiàng)選擇題
CC4000系列的CMOS門電路不能直接接（）系列的門電路。
題型：?jiǎn)雾?xiàng)選擇題
?構(gòu)成數(shù)字電路最基本的器件主要有（）。
題型：多項(xiàng)選擇題
關(guān)于集成塊的輸出單元，下列說法中正確的是（）。
題型：多項(xiàng)選擇題
?數(shù)字設(shè)計(jì)的層次主要有（）。
題型：多項(xiàng)選擇題