單項(xiàng)選擇題邏輯函數(shù)的表示方法中具有唯一性的是（）
A.真值表
B.邏輯表達(dá)式
C.邏輯圖
D.VHDL語(yǔ)言
您可能感興趣的試卷
你可能感興趣的試題
1.單項(xiàng)選擇題十進(jìn)制數(shù)9的8421BCD碼是（）
A.1011
B.1010
C.1100
D.1001
2.單項(xiàng)選擇題組合邏輯電路通常由（）構(gòu)成。
A.門電路
B.觸發(fā)器
C.計(jì)數(shù)器
D.寄存器
。最新試題
如圖，是151的電路設(shè)計(jì)，其中輸入端的使用了6個(gè)反相器，而實(shí)現(xiàn)邏輯功能應(yīng)該可以省掉三個(gè)，為什么這么設(shè)計(jì)（）。
題型：?jiǎn)雾?xiàng)選擇題
要使TTL與非門變成反相器，多余的輸入端不能采用的方法為（）。
題型：?jiǎn)雾?xiàng)選擇題
使用74HC138實(shí)現(xiàn)邏輯函數(shù)正確的是（）。
題型：?jiǎn)雾?xiàng)選擇題
關(guān)于集成塊的輸出單元，下列說(shuō)法中正確的是（）。
題型：多項(xiàng)選擇題
?兩個(gè)二進(jìn)制數(shù)的補(bǔ)碼相加，有溢出的是（）。
題型：多項(xiàng)選擇題
如圖所示，則F=（）。
題型：多項(xiàng)選擇題
?構(gòu)成數(shù)字電路最基本的器件主要有（）。
題型：多項(xiàng)選擇題
如圖，此電路的輸入端I0_L是低電平有效，輸出A2A1A0是高電平有效，AVALID有效表示的是（）。
題型：?jiǎn)雾?xiàng)選擇題
要使CMOS門輸入高電平，不能使用的方法為（）。
題型：?jiǎn)雾?xiàng)選擇題
二進(jìn)制加法運(yùn)算包含的輸入、輸出變量有（）。
題型：多項(xiàng)選擇題