?十進(jìn)制數(shù)178.5對(duì)應(yīng)的余3碼是（）。

要使CMOS門(mén)輸入高電平，不能使用的方法為（）。

輸出端不能直接線與的門(mén)電路有（）。

使用74HC138實(shí)現(xiàn)邏輯函數(shù)正確的是（）。

如圖，此電路的輸入端I0_L是低電平有效，輸出A2A1A0是高電平有效，AVALID有效表示的是（）。

?BCD碼譯碼器如果不允許輸入大于9的數(shù)值的時(shí)候，當(dāng)輸入10時(shí)，輸出為（）。

?數(shù)字設(shè)計(jì)的層次主要有（）。

如圖所示，則F=（）。

二進(jìn)制加法運(yùn)算包含的輸入、輸出變量有（）。

若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，最小反相器（1X）延遲時(shí)間為2，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）最接近于（）。