?若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，對于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）相當(dāng)于（）個內(nèi)部標(biāo)準(zhǔn)門級聯(lián)的延遲時間。

約束項(xiàng)在函數(shù)化簡時可以當(dāng)作1，是因?yàn)樵趯?shí)際電路中，這種輸入組合根本不可能會讓其發(fā)生。

如圖電路實(shí)現(xiàn)的邏輯函數(shù)是（）。

要使JK觸發(fā)器在時鐘脈沖作用下，實(shí)現(xiàn)輸出，則輸入信號應(yīng)為（）。

邏輯函之間滿足（）關(guān)系。

如圖所示，則F=（）。

CC4000系列的CMOS門電路不能直接接（）系列的門電路。

已知有二輸入邏輯門，只有當(dāng)輸X和Y都為1時，輸出F才為1，則X，Y與F的邏輯關(guān)系為（）。

?當(dāng)共陰極7段數(shù)碼管顯示2的時候，輸出應(yīng)該為（）。

?兩個二進(jìn)制數(shù)的補(bǔ)碼相加，有溢出的是（）。