單項選擇題采用對稱雙地址結(jié)構(gòu)尋址的1024*1的存儲矩陣有（）
A.10行10列
B.5行5列
C.32行32列
D.1024行1024列
您可能感興趣的試卷
你可能感興趣的試題
1.單項選擇題某存儲器具有8根地址線和8根雙向數(shù)據(jù)線，則該存儲器的容量為（）
A.8*3
B.8K*8
C.256*8
D.256*256
2.單項選擇題若RAM的地址碼有8位，行、列地址譯碼器的輸入端都為4個，則它們的輸出線（即字線+位線）共有（）條。
A.8
B.16
C.32
D.256
3.單項選擇題尋址容量為16K*8的RAM需要（）根地址線。
A.4
B.8
C.14
D.16
4.單項選擇題要構(gòu)成容量為4K*8的RAM，需要（）片容量為256*4的RAM。
A.2
B.4
C.8
D.32
5.多項選擇題用若干RAM實現(xiàn)位擴展時，其方法是將（）相應地并聯(lián)在一起。
A.地址線
B.數(shù)據(jù)線
C.片選信號線
D.讀/寫線
最新試題
已知有二輸入邏輯門，只有當輸X和Y都為1時，輸出F才為1，則X，Y與F的邏輯關系為（）。
題型：單項選擇題
若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設計（圖中反相器上面標注了相應的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）最接近于（）。
題型：單項選擇題
如圖，是151的電路設計，其中輸入端的使用了6個反相器，而實現(xiàn)邏輯功能應該可以省掉三個，為什么這么設計（）。
題型：單項選擇題
CC4000系列的CMOS門電路不能直接接（）系列的門電路。
題型：單項選擇題
要使CMOS門輸入高電平，不能使用的方法為（）。
題型：單項選擇題
若n個變量的同或運算和異或運算結(jié)果相同，則n為奇數(shù)（）
題型：判斷題
要使TTL與非門變成反相器，多余的輸入端不能采用的方法為（）。
題型：單項選擇題
?構(gòu)成數(shù)字電路最基本的器件主要有（）。
題型：多項選擇題
輸出端不能直接線與的門電路有（）。
題型：單項選擇題
二進制加法運算包含的輸入、輸出變量有（）。
題型：多項選擇題