問答題
將下列十六進(jìn)制數(shù)轉(zhuǎn)換成等值的二進(jìn)制數(shù)、 八進(jìn)制數(shù)和十進(jìn)制數(shù)。
您可能感興趣的試卷
你可能感興趣的試題
最新試題
假定某個(gè)電路如圖示,指示燈F和開關(guān)A、B、C的邏輯關(guān)系表達(dá)式為()。
題型:單項(xiàng)選擇題
現(xiàn)場可編程門陣列FPGA的基本結(jié)構(gòu)由()組成。
題型:多項(xiàng)選擇題
實(shí)現(xiàn)模(215)10的加法計(jì)數(shù)需要()片74193。
題型:單項(xiàng)選擇題
?設(shè)計(jì)一個(gè)mealy型的110序列檢測器,需要()個(gè)觸發(fā)器,而設(shè)計(jì)moore型的110序列檢測器則需要()個(gè)觸發(fā)器。?
題型:單項(xiàng)選擇題
如下圖所示的原始狀態(tài)表,其中的等效對有()。
題型:多項(xiàng)選擇題
一個(gè)Moore型同步可重疊的“1011”序列檢測器的狀態(tài)圖是()。
題型:單項(xiàng)選擇題
為了實(shí)現(xiàn)計(jì)數(shù)功能,集成寄存器74194的控制端S0S1可以是()。
題型:多項(xiàng)選擇題
通常,使用參數(shù)()來衡量D/A轉(zhuǎn)換器的轉(zhuǎn)換速度。
題型:單項(xiàng)選擇題
電平異步時(shí)序邏輯電路工作的基本條件有()。
題型:多項(xiàng)選擇題
下圖所示CMOS電路實(shí)現(xiàn)的邏輯是()。
題型:單項(xiàng)選擇題