實(shí)現(xiàn)模（215）10的加法計(jì)數(shù)需要（）片74193。

?已知描述某同步時(shí)序電路的狀態(tài)圖如下圖所示，假定輸入序列為x=01011011，初始狀態(tài)為A，則電路的狀態(tài)序列為（），輸出響應(yīng)序列為（）。

現(xiàn)場(chǎng)可編程門陣列FPGA的基本結(jié)構(gòu)由（）組成。

反映TTL與非門輸入高電平時(shí)抗干擾能力的外部特性參數(shù)是（）。

通常，使用參數(shù)（）來衡量D/A轉(zhuǎn)換器的轉(zhuǎn)換速度。

邏輯函數(shù)F（A，B，C，D）=∑m（2，7，8，12，13，14，15）的卡諾圖，下面畫法正確的是（）。

現(xiàn)場(chǎng)可編程門陣列FPGA的設(shè)計(jì)流程中，下列屬于規(guī)劃設(shè)計(jì)階段的工作有（）。

?用3線-8線譯碼器74138（邏輯符號(hào)如下圖所示）和與非門實(shí)現(xiàn)函數(shù)的功能時(shí)，74138的輸出端（）連接與非門。?

下圖所示組合邏輯電路，其功能是（）。

如下圖所示的原始狀態(tài)表，其中的等效對(duì)有（）。