問(wèn)答題
用一片3入8出譯碼器和必要的邏輯門實(shí)現(xiàn)下列邏輯函數(shù)：
您可能感興趣的試卷
你可能感興趣的試題
1.問(wèn)答題
將下列邏輯函數(shù)化簡(jiǎn)成最簡(jiǎn)與或表達(dá)式。
2.問(wèn)答題
設(shè)[X]補(bǔ)=x0，x1x2x3寫出下列提問(wèn)的條件：
3.問(wèn)答題異步時(shí)序邏輯電路與同步時(shí)序邏輯電路有哪些主要區(qū)別？
5.問(wèn)答題簡(jiǎn)述觸發(fā)器的基本性質(zhì)。
最新試題
已知有二輸入邏輯門，只有當(dāng)輸X和Y都為1時(shí)，輸出F才為1，則X，Y與F的邏輯關(guān)系為（）。
題型：?jiǎn)雾?xiàng)選擇題
?兩個(gè)二進(jìn)制數(shù)的補(bǔ)碼相加，有溢出的是（）。
題型：多項(xiàng)選擇題
?BCD碼譯碼器如果不允許輸入大于9的數(shù)值的時(shí)候，當(dāng)輸入10時(shí)，輸出為（）。
題型：?jiǎn)雾?xiàng)選擇題
?十進(jìn)制數(shù)22.37對(duì)應(yīng)的二進(jìn)制數(shù)是（）。
題型：?jiǎn)雾?xiàng)選擇題
?利用開(kāi)關(guān)代數(shù)的公理或定理，判斷與（x+y’）’等價(jià)的邏輯關(guān)系為（）。
題型：?jiǎn)雾?xiàng)選擇題
約束項(xiàng)在函數(shù)化簡(jiǎn)時(shí)可以當(dāng)作1，是因?yàn)樵趯?shí)際電路中，這種輸入組合根本不可能會(huì)讓其發(fā)生。
題型：判斷題
要使CMOS門輸入高電平，不能使用的方法為（）。
題型：?jiǎn)雾?xiàng)選擇題
已知函數(shù)F（A，B，C，D）=（AB’）’+（C’D+B’C）’，則其最簡(jiǎn)表達(dá)式為（）。
題型：?jiǎn)雾?xiàng)選擇題
如圖，此電路的輸入端I0_L是低電平有效，輸出A2A1A0是高電平有效，AVALID有效表示的是（）。
題型：?jiǎn)雾?xiàng)選擇題
?數(shù)字設(shè)計(jì)的層次主要有（）。
題型：多項(xiàng)選擇題