要使TTL與非門變成反相器，多余的輸入端不能采用的方法為（）。

已知函數(shù)F（A，B，C，D）=（AB’）’+（C’D+B’C）’，則其最簡表達(dá)式為（）。

要使CMOS門輸入高電平，不能使用的方法為（）。

?利用開關(guān)代數(shù)的公理或定理，判斷與（x+y’）’等價(jià)的邏輯關(guān)系為（）。

?下圖邏輯單元實(shí)現(xiàn)的功能為（）。

?十進(jìn)制數(shù)178.5對應(yīng)的余3碼是（）。

如圖，是151的電路設(shè)計(jì)，其中輸入端的使用了6個(gè)反相器，而實(shí)現(xiàn)邏輯功能應(yīng)該可以省掉三個(gè)，為什么這么設(shè)計(jì)（）。

?BCD碼譯碼器如果不允許輸入大于9的數(shù)值的時(shí)候，當(dāng)輸入10時(shí)，輸出為（）。

要使JK觸發(fā)器在時(shí)鐘脈沖作用下，實(shí)現(xiàn)輸出，則輸入信號(hào)應(yīng)為（）。

二進(jìn)制加法運(yùn)算包含的輸入、輸出變量有（）。