?兩個(gè)二進(jìn)制數(shù)的補(bǔ)碼相加，有溢出的是（）。

若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，最小反相器（1X）延遲時(shí)間為2，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）最接近于（）。

?如圖所示電路論述正確的是（）。

關(guān)于集成塊的輸出單元，下列說法中正確的是（）。

二進(jìn)制加法運(yùn)算包含的輸入、輸出變量有（）。

使用74HC138實(shí)現(xiàn)邏輯函數(shù)正確的是（）。

已知有二輸入邏輯門，只有當(dāng)輸X和Y都為1時(shí)，輸出F才為1，則X，Y與F的邏輯關(guān)系為（）。

已知函數(shù)F（A，B，C，D）=（AB’）’+（C’D+B’C）’，則其最簡(jiǎn)表達(dá)式為（）。

如圖電路實(shí)現(xiàn)的邏輯函數(shù)是（）。

電路結(jié)構(gòu)如圖所示，該電路是（）。