A.前者有 2 個(gè)穩(wěn)態(tài)，后者只有 1 個(gè)穩(wěn)態(tài)
B.前者沒(méi)有穩(wěn)態(tài)，后者有 2 個(gè)穩(wěn)態(tài)
C.前者沒(méi)有穩(wěn)態(tài)，后者只有 1 個(gè)穩(wěn)態(tài)
D.兩者均只有 1 個(gè)穩(wěn)態(tài)，但后者的穩(wěn)態(tài)需要一定的外界信號(hào)維持
您可能感興趣的試卷
你可能感興趣的試題
A.
B.
C.
D.
A.OC門(mén)
B.PMOS
C.NMOS
D.CMOS
A.2n-n
B.2n-2n
C.2n
D.2n-1
下列各觸發(fā)器中，圖（）觸發(fā)器的輸入、輸出信號(hào)波形圖如下圖所示。
A.
B.
C.
D.
下圖所示邏輯圖輸出為“1”時(shí)，輸入變量（）ABCD 取值組合為
A.0000
B.0101
C.1110
D.1111
最新試題
TTL門(mén)電路具有負(fù)載能力強(qiáng)、抗干擾能力強(qiáng)和轉(zhuǎn)換速度高等特點(diǎn)。
?兩個(gè)二進(jìn)制數(shù)的補(bǔ)碼相加，有溢出的是（）。
如圖，此電路的輸入端I0_L是低電平有效，輸出A2A1A0是高電平有效，AVALID有效表示的是（）。
輸出端不能直接線與的門(mén)電路有（）。
如圖電路實(shí)現(xiàn)的邏輯函數(shù)是（）。
?如圖電路，描述正確的是（）。
若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，最小反相器（1X）延遲時(shí)間為2，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）最接近于（）。
要使TTL與非門(mén)變成反相器，多余的輸入端不能采用的方法為（）。
?如圖所示電路論述正確的是（）。
?十進(jìn)制數(shù)22.37對(duì)應(yīng)的二進(jìn)制數(shù)是（）。