問(wèn)答題
將下列十進(jìn)制數(shù)轉(zhuǎn)換成等值的二進(jìn)制數(shù)、八進(jìn)制數(shù)和十六進(jìn)制數(shù)。要求二進(jìn)制數(shù)保留小數(shù)點(diǎn)后4位有效數(shù)字。
您可能感興趣的試卷
最新試題
現(xiàn)場(chǎng)可編程門陣列FPGA的基本結(jié)構(gòu)由（）組成。
題型：多項(xiàng)選擇題
?如下圖所示時(shí)序電路，該電路是一個(gè)（）型電路，其功能是（）。
題型：?jiǎn)雾?xiàng)選擇題
一個(gè)n位的D/A換器的分辨率為（）。
題型：?jiǎn)雾?xiàng)選擇題
使用8路選擇器實(shí)現(xiàn)4變量邏輯函數(shù)F（A，B，C，D），使用ABC作為控制變量，數(shù)據(jù)輸入端D0-D7可能的值有（）。
題型：多項(xiàng)選擇題
為了實(shí)現(xiàn)計(jì)數(shù)功能，集成寄存器74194的控制端S0S1可以是（）。
題型：多項(xiàng)選擇題
設(shè)計(jì)一個(gè)Moore型同步可重疊的“1101”序列檢測(cè)器，至少需要（）個(gè)觸發(fā)器。
題型：?jiǎn)雾?xiàng)選擇題
假定某個(gè)電路如圖示，指示燈F和開(kāi)關(guān)A、B、C的邏輯關(guān)系表達(dá)式為（）。
題型：?jiǎn)雾?xiàng)選擇題
用5G555構(gòu)成的施密特觸發(fā)器具有（）個(gè)穩(wěn)態(tài)。
題型：?jiǎn)雾?xiàng)選擇題
下圖所示CMOS電路實(shí)現(xiàn)的邏輯是（）。
題型：?jiǎn)雾?xiàng)選擇題
?已知某異步時(shí)序電路的流程表如下表所示，其中x1和x2為電路輸入端。分析流程表，電路中有（）條反饋回路，當(dāng)（）時(shí)會(huì)發(fā)生臨界競(jìng)爭(zhēng)。
題型：?jiǎn)雾?xiàng)選擇題