?已知描述某同步時(shí)序電路的狀態(tài)圖如下圖所示，假定輸入序列為x=01011011，初始狀態(tài)為A，則電路的狀態(tài)序列為（），輸出響應(yīng)序列為（）。
A.ABCDBCDA；00001001
B.ABCDBCDA；00001000
C.ABCDAABB；00001000
D.ABCDABCD；00001000
您可能感興趣的試卷
你可能感興趣的試題
A.3；1
B.3；2
C.3；6
D.4；2
?如下圖所示時(shí)序電路，該電路是一個(gè)（）型電路，其功能是（）。
A.Mealy；模4加1計(jì)數(shù)器
B.Moore；模4減1計(jì)數(shù)器
C.Mealy；模4可逆計(jì)數(shù)器
D.Moore；模4可逆計(jì)數(shù)器
A.1；2
B.2；2
C.2；3
D.3；4
已知原始狀態(tài)圖如下圖所示，狀態(tài)化簡(jiǎn)后電路需要的觸發(fā)器應(yīng)為（）個(gè)。
A.1
B.2
C.3
D.4
?已知脈沖異步時(shí)序邏輯電路如下圖所示，其功能是（）。
A.異步模8加1計(jì)數(shù)器
B.異步模8減1計(jì)數(shù)器
C.異步模6加1計(jì)數(shù)器
D.異步模6減1計(jì)數(shù)器
最新試題
設(shè)計(jì)一個(gè)Moore型同步可重疊的“1101”序列檢測(cè)器，至少需要（）個(gè)觸發(fā)器。
現(xiàn)場(chǎng)可編程門陣列FPGA的設(shè)計(jì)流程中，下列屬于規(guī)劃設(shè)計(jì)階段的工作有（）。
在正常工作時(shí)，3-8線譯碼器74138的使能端的值為（）。
使用8路選擇器實(shí)現(xiàn)4變量邏輯函數(shù)F（A，B，C，D），使用ABC作為控制變量，數(shù)據(jù)輸入端D0-D7可能的值有（）。
?具有3個(gè)選擇控制端的數(shù)據(jù)選擇器能對(duì)（）個(gè)輸入數(shù)據(jù)進(jìn)行選擇，對(duì)應(yīng)選擇輸入端的任何一種取值，可選中（）個(gè)輸入數(shù)據(jù)輸出。?
?已知脈沖異步時(shí)序邏輯電路如下圖所示，其功能是（）。
對(duì)于一個(gè)輸入為XYZ的脈沖異步時(shí)序邏輯電路，下面的輸入脈沖組合中，（）是允許的。
?如下圖所示時(shí)序電路，該電路是一個(gè)（）型電路，其功能是（）。
?用3線-8線譯碼器74138（邏輯符號(hào)如下圖所示）和與非門實(shí)現(xiàn)函數(shù)的功能時(shí)，74138的輸出端（）連接與非門。?
已知原始狀態(tài)圖如下圖所示，狀態(tài)化簡(jiǎn)后電路需要的觸發(fā)器應(yīng)為（）個(gè)。