A.開門電平
B.關(guān)門電平
C.扇入系數(shù)
D.扇出系數(shù)
您可能感興趣的試卷
你可能感興趣的試題
A.
B.
C.
D.
假定某個電路如圖示，指示燈F和開關(guān)A、B、C的邏輯關(guān)系表達(dá)式為（）。
A.
B.
C.
D.
?已知描述某同步時序電路的狀態(tài)圖如下圖所示，假定輸入序列為x=01011011，初始狀態(tài)為A，則電路的狀態(tài)序列為（），輸出響應(yīng)序列為（）。
A.ABCDBCDA；00001001
B.ABCDBCDA；00001000
C.ABCDAABB；00001000
D.ABCDABCD；00001000
A.3；1
B.3；2
C.3；6
D.4；2
?如下圖所示時序電路，該電路是一個（）型電路，其功能是（）。
A.Mealy；模4加1計數(shù)器
B.Moore；模4減1計數(shù)器
C.Mealy；模4可逆計數(shù)器
D.Moore；模4可逆計數(shù)器
最新試題
下圖所示組合邏輯電路，輸入ABCD為8421碼，則電路的輸出WXYZ是（）。
下圖所示組合邏輯電路，其功能是（）。
用5G555構(gòu)成的施密特觸發(fā)器具有（）個穩(wěn)態(tài)。
一個Moore型同步可重疊的“1011”序列檢測器的狀態(tài)圖是（）。
?已知描述某同步時序電路的狀態(tài)圖如下圖所示，假定輸入序列為x=01011011，初始狀態(tài)為A，則電路的狀態(tài)序列為（），輸出響應(yīng)序列為（）。
實(shí)現(xiàn)模（215）10的加法計數(shù)需要（）片74193。
為了實(shí)現(xiàn)計數(shù)功能，集成寄存器74194的控制端S0S1可以是（）。
現(xiàn)場可編程門陣列FPGA的設(shè)計流程中，下列屬于規(guī)劃設(shè)計階段的工作有（）。
對于一個輸入為XYZ的脈沖異步時序邏輯電路，下面的輸入脈沖組合中，（）是允許的。
反映TTL與非門輸入高電平時抗干擾能力的外部特性參數(shù)是（）。