單項(xiàng)選擇題如要將一個(gè)最大幅度為5.1V的模擬信號轉(zhuǎn)換為數(shù)字信號，要求輸入每變化20mV，輸出信號的最低位（LSB）發(fā)生變化，應(yīng)選用（）位ADC

A.6
B.8
C.10
D.12


你可能感興趣的試題

1.單項(xiàng)選擇題集成D／A轉(zhuǎn)換器不可以用來構(gòu)成（）。

D.加法器
B.程控放大器
C.數(shù)—模轉(zhuǎn)換
D.波形發(fā)生電路

2.單項(xiàng)選擇題與倒T形電阻網(wǎng)絡(luò)DAC相比，權(quán)電流網(wǎng)絡(luò)D／A轉(zhuǎn)換器的要優(yōu)點(diǎn)是消除了（）對轉(zhuǎn)換精度的影響。

A.網(wǎng)絡(luò)電阻精度
B.模擬開關(guān)導(dǎo)通電阻
C.電流建立時(shí)間
D.加法器

3.單項(xiàng)選擇題把數(shù)字量轉(zhuǎn)換成為相應(yīng)模擬量的過程稱（）。

A.數(shù)—模轉(zhuǎn)換
B.DAC
C.D／A轉(zhuǎn)換器
D.ADC

4.單項(xiàng)選擇題把模擬量轉(zhuǎn)換成為相應(yīng)數(shù)字量的轉(zhuǎn)換器件稱為（）。

A.數(shù)—模轉(zhuǎn)換器
B.DAC
C.D／A轉(zhuǎn)換器
D.ADC

5.單項(xiàng)選擇題要對—用戶電路板上的3片在系統(tǒng)可編程芯片編程，你認(rèn)為最好的方法是（）。

A.在專用編程器上逐片編程
B.在專用編程器L同時(shí)編程
C.通過編程線對板上的HDPLD逐片編程
D.通過編程線對板上的所有HDPLD—次編程

最新試題

（）在計(jì)算機(jī)系統(tǒng)中得到了廣泛的應(yīng)用，其中一個(gè)重要用途是構(gòu)成數(shù)據(jù)總線。

題型：單項(xiàng)選擇題

兩個(gè)與非門構(gòu)成的基本RS觸發(fā)器，當(dāng)Q=1、Q=0時(shí)，兩個(gè)輸入信號R=1和S=1。觸發(fā)器的輸出Q會(huì)（）。

題型：單項(xiàng)選擇題

TTL與非門輸出高電平的參數(shù)規(guī)范值是（）

題型：單項(xiàng)選擇題

7系列EPROM存儲(chǔ)的數(shù)據(jù)是（）可擦除的。

題型：單項(xiàng)選擇題

如要將一個(gè)最大幅度為5.1V的模擬信號轉(zhuǎn)換為數(shù)字信號，要求輸入每變化20mV，輸出信號的最低位（LSB）發(fā)生變化，應(yīng)選用（）位ADC。

題型：單項(xiàng)選擇題

一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體？是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體？簡述它們的作用。

題型：問答題

如果把D觸發(fā)器的輸出Q反饋連接到輸入D，則輸出Q的脈沖波形的頻率為CP脈沖頻率f的（）。

題型：單項(xiàng)選擇題

小容量RAM內(nèi)部存儲(chǔ)矩陣的字?jǐn)?shù)與外部地址線數(shù)n的關(guān)系一般為（）

題型：單項(xiàng)選擇題

TTL與非門輸出低電平的參數(shù)規(guī)范值是（）

題型：單項(xiàng)選擇題

雙積分型數(shù)字電壓表是否需要取樣-保持電路？請說明理由。

題型：問答題