A.倒相
B.邏輯乘
C.提高帶負(fù)載能力
D.提高抗干擾能力
您可能感興趣的試卷
你可能感興趣的試題
A.原子和中子
B.電子和空穴
C.電子和質(zhì)子
D.電子和離子
A.發(fā)射結(jié)正偏置,集電結(jié)反偏置
B.發(fā)射結(jié)正偏置,集電結(jié)正偏置
C.發(fā)射結(jié)反偏置,集電結(jié)正偏置
D.發(fā)射結(jié)反偏置,集電結(jié)反偏置
A.VD>0.5V,VD<0.7V
B.VD>0.7V,VD<0.5V
C.VD>0.7V,VD<0.7V
D.VD>0.5V,VD<0.5V
A.互非
B.對偶
C.相等
D.無任何關(guān)系
A.連續(xù)變化的
B.模擬
C.離散的
D.數(shù)字
A.幾十納秒
B.幾十微秒
C.幾百微秒
D.幾十毫秒
A.幾十納秒
B.幾十微秒
C.幾十毫秒
D.幾百毫秒
A.較高轉(zhuǎn)換精度
B.極強抗50HZ干擾
C.較快的轉(zhuǎn)換速度
D.較高分辨率
A.6
B.8
C.10
D.12
A.6
B.8
C.10
D.12
最新試題
TTL與非門輸入短路電流IIS的參數(shù)規(guī)范值是()。
與倒T形電阻網(wǎng)絡(luò)DAC相比,權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點是消除了()對轉(zhuǎn)換精度的影響。
一個兩輸入端的門電路,當(dāng)輸入為10時,輸出不是1的門電路為()
如要將一個最大幅度為5.1V的模擬信號轉(zhuǎn)換為數(shù)字信號,要求輸入每變化20mV,輸出信號的最低位(LSB)發(fā)生變化,應(yīng)選用()位ADC。
利用2個74LS138和1個非門,可以擴展得到1個()線譯碼器。
以下哪個編碼不能是二-十進制譯碼器的輸入編碼()
若停電數(shù)分鐘后恢復(fù)供電,()中的信息能夠保持不變。
簡述用譯碼器或多路選擇器實現(xiàn)組合邏輯電路的不同之處。
采用浮柵技術(shù)的EPROM中存儲的數(shù)據(jù)是()可擦除的。
27系列EPROM存儲的數(shù)據(jù)是()可擦除的。