單項(xiàng)選擇題下面對組合邏輯電路的功能特點(diǎn)描述錯誤的是（）。
A.輸出僅由輸入決定
B.電路的輸出與電路當(dāng)前狀態(tài)無關(guān)
C.電路結(jié)構(gòu)中無反饋環(huán)路
D.有記憶功能
您可能感興趣的試卷
你可能感興趣的試題
1.單項(xiàng)選擇題在（）輸入情況下，“與非”運(yùn)算的結(jié)果是邏輯0。
A.全部輸入是0
B.任一輸入是0
C.僅一輸入是0
D.全部輸入是1
2.單項(xiàng)選擇題十進(jìn)制數(shù)25用8421BCD碼表示為（）。
A.10101
B.00100101
C.100101
D.10101
3.單項(xiàng)選擇題一位十六進(jìn)制數(shù)可以用（）位二進(jìn)制數(shù)來表示。
A.1
B.2
C.4
D.16
4.單項(xiàng)選擇題三態(tài)門輸出高阻狀態(tài)時(shí)，下列說法不正確的是（）。
A.用電壓表測量指針不動
B.相當(dāng)于懸空
C.電壓不高不低
D.測量電阻指針不動
5.單項(xiàng)選擇題TTL與非門的電路圖中，當(dāng)輸入端A、B都為高電平時(shí)，A點(diǎn)的電壓值為（）。
A.1V
B.1.4V
C.2.1V
D.0.7V
最新試題
一個VHDL模塊是否必須有一個實(shí)體和一個結(jié)構(gòu)體？是否可以有多個實(shí)體和結(jié)構(gòu)體？簡述它們的作用。
題型：問答題
一個兩輸入端的門電路，當(dāng)輸入為10時(shí)，輸出不是1的門電路為（）
題型：單項(xiàng)選擇題
判斷如下VHDL的操作是否正確，如不正確，請改正。字符a和b的數(shù)據(jù)類型是BIT，c是INTEGER，執(zhí)行c＜=a+b。
題型：問答題
兩個與非門構(gòu)成的基本RS觸發(fā)器，當(dāng)Q=1、Q=0時(shí)，兩個輸入信號R=1和S=1。觸發(fā)器的輸出Q會（）。
題型：單項(xiàng)選擇題
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài)，所以它不能被稱為（）觸發(fā)器。
題型：單項(xiàng)選擇題
什么是觸發(fā)器的空翻現(xiàn)象，如何避免空翻？
題型：問答題
要使JK觸發(fā)器的輸出Q從1就成0，它的輸入信號JK就為（）。
題型：單項(xiàng)選擇題
根據(jù)什么判斷簡單電路中的險(xiǎn)象存在？
題型：問答題
具有“有1出0、全0出1”功能的邏輯門是（）
題型：單項(xiàng)選擇題
小容量RAM內(nèi)部存儲矩陣的字?jǐn)?shù)與外部地址線數(shù)n的關(guān)系一般為（）
題型：單項(xiàng)選擇題