單項(xiàng)選擇題三態(tài)門輸出高阻狀態(tài)時(shí)，下列說法不正確的是（）。

A.用電壓表測(cè)量指針不動(dòng)
B.相當(dāng)于懸空
C.電壓不高不低
D.測(cè)量電阻指針不動(dòng)


你可能感興趣的試題

2.單項(xiàng)選擇題TTL集成門電路的結(jié)構(gòu)框圖中不包含下列哪一項(xiàng)（）。

A.輸入級(jí)
B.放大級(jí)
C.中間級(jí)
D.輸出級(jí)

3.單項(xiàng)選擇題下面對(duì)或非門的功能描述正確的是（）。

A.有1出1，全0出0
B.有0出0，全1出1
C.有1出0、全0出1
D.有0出1，全1出0

4.單項(xiàng)選擇題下面對(duì)或門的功能描述正確的是（）。

A.有1出1，全0出0
B.有0出0，全1出1
C.有1出0、全0出1
D.有0出1，全1出0

5.單項(xiàng)選擇題下面對(duì)與門的功能描述正確的是（）。

A.有1出1，全0出0
B.有0出0，全1出1
C.有1出0、全0出1
D.有0出1，全1出0

6.單項(xiàng)選擇題半導(dǎo)體三極管用作開關(guān)元件時(shí)工作在哪兩個(gè)區(qū)域（）

A.飽和區(qū)和放大區(qū)
B.放大區(qū)和截止區(qū)
C.飽和區(qū)和截止區(qū)
D.集電區(qū)和發(fā)射區(qū)

7.單項(xiàng)選擇題ispLSI器件中的GLB是指（）。

A.全局布線區(qū)
B.通用邏輯塊
C.輸出布線區(qū)
D.輸出控制單元

8.單項(xiàng)選擇題PLA是指（）。

A.可編程邏輯陣列
B.可編程陣列邏輯
C.通用陣列邏輯
D.專用陣列邏輯

9.單項(xiàng)選擇題用PLA進(jìn)行邏輯設(shè)計(jì)時(shí)，應(yīng)將邏輯函數(shù)表達(dá)式變換成（）式。

A.與非與非
B.異或
C.最簡(jiǎn)與或
D.最簡(jiǎn)或與

10.單項(xiàng)選擇題在下列器件中，不屬于PLD的器件是（）。

A.PROM
B.EPROM
C.SRAM
D.PLA

最新試題

兩個(gè)與非門構(gòu)成的基本RS觸發(fā)器，當(dāng)Q=1、Q=0時(shí)，兩個(gè)輸入信號(hào)R=1和S=1。觸發(fā)器的輸出Q會(huì)（）。

題型：?jiǎn)雾?xiàng)選擇題

如要將一個(gè)最大幅度為5.1V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，要求輸入每變化20mV，輸出信號(hào)的最低位（LSB）發(fā)生變化，應(yīng)選用（）位ADC。

題型：?jiǎn)雾?xiàng)選擇題

27系列EPROM存儲(chǔ)的數(shù)據(jù)是（）可擦除的。

題型：?jiǎn)雾?xiàng)選擇題

采用浮柵技術(shù)的EPROM中存儲(chǔ)的數(shù)據(jù)是（）可擦除的。

題型：?jiǎn)雾?xiàng)選擇題

要使JK觸發(fā)器的輸出Q從1就成0，它的輸入信號(hào)JK就為（）。

題型：?jiǎn)雾?xiàng)選擇題

什么是觸發(fā)器的空翻現(xiàn)象，如何避免空翻？

題型：?jiǎn)柎痤}

ROM可以用來存儲(chǔ)程序、表格和大量固定數(shù)據(jù)，但它不可以用來實(shí)現(xiàn)（）。

題型：?jiǎn)雾?xiàng)選擇題

用1M×4的DRAM芯片通過（）擴(kuò)展可以獲得4M×8的存儲(chǔ)器。

題型：?jiǎn)雾?xiàng)選擇題

（）在計(jì)算機(jī)系統(tǒng)中得到了廣泛的應(yīng)用，其中一個(gè)重要用途是構(gòu)成數(shù)據(jù)總線。

題型：?jiǎn)雾?xiàng)選擇題

一個(gè)兩輸入端的門電路，當(dāng)輸入為10時(shí)，輸出不是1的門電路為（）

題型：?jiǎn)雾?xiàng)選擇題