A.1V
B.1.4V
C.2.1V
D.0.7V
您可能感興趣的試卷
你可能感興趣的試題
A.輸入級(jí)
B.放大級(jí)
C.中間級(jí)
D.輸出級(jí)
A.有1出1,全0出0
B.有0出0,全1出1
C.有1出0、全0出1
D.有0出1,全1出0
A.有1出1,全0出0
B.有0出0,全1出1
C.有1出0、全0出1
D.有0出1,全1出0
A.有1出1,全0出0
B.有0出0,全1出1
C.有1出0、全0出1
D.有0出1,全1出0
A.飽和區(qū)和放大區(qū)
B.放大區(qū)和截止區(qū)
C.飽和區(qū)和截止區(qū)
D.集電區(qū)和發(fā)射區(qū)
A.全局布線區(qū)
B.通用邏輯塊
C.輸出布線區(qū)
D.輸出控制單元
A.可編程邏輯陣列
B.可編程陣列邏輯
C.通用陣列邏輯
D.專用陣列邏輯
A.與非與非
B.異或
C.最簡(jiǎn)與或
D.最簡(jiǎn)或與
A.PROM
B.EPROM
C.SRAM
D.PLA
A.與門陣列
B.或門陣列
C.與非門陣列
D.輸入緩沖器
最新試題
根據(jù)什么判斷簡(jiǎn)單電路中的險(xiǎn)象存在?
雙積分型數(shù)字電壓表是否需要取樣-保持電路?請(qǐng)說明理由。
以下哪個(gè)編碼不能是二-十進(jìn)制譯碼器的輸入編碼()
一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體?是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體?簡(jiǎn)述它們的作用。
試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案,比較各種方案的特點(diǎn)。如果用HDPLD來實(shí)現(xiàn),設(shè)計(jì)方案是最佳嗎?簡(jiǎn)述理由。
以下代碼中為無權(quán)碼的為()。
什么是觸發(fā)器的空翻現(xiàn)象,如何避免空翻?
10-4線優(yōu)先編碼器允許同時(shí)輸入()路編碼信號(hào)。
小容量RAM內(nèi)部存儲(chǔ)矩陣的字?jǐn)?shù)與外部地址線數(shù)n的關(guān)系一般為()
用1M×4的DRAM芯片通過()擴(kuò)展可以獲得4M×8的存儲(chǔ)器。