為實(shí)現(xiàn)將D觸發(fā)器轉(zhuǎn)換為T觸發(fā)器，下圖所示電路的虛框內(nèi)應(yīng)是（）。

二進(jìn)制加法運(yùn)算包含的輸入、輸出變量有（）。

?數(shù)字設(shè)計的層次主要有（）。

要使TTL與非門變成反相器，多余的輸入端不能采用的方法為（）。

?構(gòu)成數(shù)字電路最基本的器件主要有（）。

已知有二輸入邏輯門，只有當(dāng)輸X和Y都為1時，輸出F才為1，則X，Y與F的邏輯關(guān)系為（）。

要使JK觸發(fā)器在時鐘脈沖作用下，實(shí)現(xiàn)輸出，則輸入信號應(yīng)為（）。

?下圖邏輯單元實(shí)現(xiàn)的功能為（）。

若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設(shè)計（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）最接近于（）。

若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設(shè)計（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）最接近于（）。