A.A+BC=（A+B）（A+C）
B.A+A=0
C.AB=A+B
D.A+AB=A+B
您可能感興趣的試卷
你可能感興趣的試題
A.R=0，S=0
B.R=0，S=1
C.R=1，S=0
D.R=1，S=1
已知某電路的真值表如下，該電路的邏輯表達(dá)式為（）。
A.Y=C
B.Y=ABC
C.Y=AB+C
D.Y=BC+C
A.CMOS
B.TTL
C.主從或維持阻塞
D.沒(méi)有記憶功能
E.邊沿JK或邊沿
F.觸發(fā)器
G.同步RS觸發(fā)器
A.都接高電平“1”
B.都接低電平“0”
C.邏輯符號(hào)有小圓圈時(shí)，不用時(shí)接高電平“1”，沒(méi)有小圓圈時(shí)，不用時(shí)接低電平“0”
D.沒(méi)有記憶功能
A.有
B.無(wú)
C.時(shí)有時(shí)無(wú)
D.不確定
最新試題
如圖電路實(shí)現(xiàn)的邏輯函數(shù)是（）。
?兩個(gè)二進(jìn)制數(shù)的補(bǔ)碼相加，有溢出的是（）。
如圖，是151的電路設(shè)計(jì)，其中輸入端的使用了6個(gè)反相器，而實(shí)現(xiàn)邏輯功能應(yīng)該可以省掉三個(gè)，為什么這么設(shè)計(jì)（）。
如圖，此電路的輸入端I0_L是低電平有效，輸出A2A1A0是高電平有效，AVALID有效表示的是（）。
要使TTL與非門變成反相器，多余的輸入端不能采用的方法為（）。
CC4000系列的CMOS門電路不能直接接（）系列的門電路。
約束項(xiàng)在函數(shù)化簡(jiǎn)時(shí)可以當(dāng)作1，是因?yàn)樵趯?shí)際電路中，這種輸入組合根本不可能會(huì)讓其發(fā)生。
二進(jìn)制加法運(yùn)算包含的輸入、輸出變量有（）。
已知有二輸入邏輯門，只有當(dāng)輸X和Y都為1時(shí)，輸出F才為1，則X，Y與F的邏輯關(guān)系為（）。
關(guān)于集成塊的輸出單元，下列說(shuō)法中正確的是（）。