下圖所示的PLD連接表示的輸出函數(shù)表達(dá)式F等于（）。

?如下圖所示時序電路，該電路是一個（）型電路，其功能是（）。

一個Moore型同步可重疊的“1011”序列檢測器的狀態(tài)圖是（）。

邏輯函數(shù)F（A，B，C，D）=∑m（2，7，8，12，13，14，15）的卡諾圖，下面畫法正確的是（）。

下面圖示的電路可以實現(xiàn)（）功能。

下圖所示CMOS電路實現(xiàn)的邏輯是（）。

用PROM設(shè)計一個2位二進(jìn)制平方器，實現(xiàn)該平方器需要的容量至少為（）。

實現(xiàn)模（215）10的加法計數(shù)需要（）片74193。

現(xiàn)場可編程門陣列FPGA的設(shè)計流程中，下列屬于規(guī)劃設(shè)計階段的工作有（）。

使用8路選擇器實現(xiàn)4變量邏輯函數(shù)F（A，B，C，D），使用ABC作為控制變量，數(shù)據(jù)輸入端D0-D7可能的值有（）。