單項選擇題
下面圖示的電路可以實現(xiàn)（）功能。
A.二進制模十計數(shù)器
B.8421碼模十計數(shù)器
C.5421碼模十計數(shù)器
D.2421模十計數(shù)器
您可能感興趣的試卷
你可能感興趣的試題
1.單項選擇題實現(xiàn)模（215）10的加法計數(shù)需要（）片74193。
A.1
B.2
C.3
D.4
2.多項選擇題使用8路選擇器實現(xiàn)4變量邏輯函數(shù)F（A，B，C，D），使用ABC作為控制變量，數(shù)據(jù)輸入端D0-D7可能的值有（）。
A.D
B.CD
C.C+D
D.1
3.單項選擇題
在正常工作時，3-8線譯碼器74138的使能端
的值為（）。
A.000
B.100
C.011
D.111
4.多項選擇題電平異步時序邏輯電路工作的基本條件有（）。
A.不允許兩個或兩個以上的輸入信號同時變化
B.輸入信號變化引起的電路響應必須完全結束，輸入信號才能夠再次變化
C.不允許輸入是脈沖信號
D.不允許兩個或兩個以上的輸入信號同時為高電平
5.多項選擇題對于一個輸入為XYZ的脈沖異步時序邏輯電路，下面的輸入脈沖組合中，（）是允許的。
A.001
B.011
C.111
D.100
最新試題
反映TTL與非門輸入高電平時抗干擾能力的外部特性參數(shù)是（）。
題型：單項選擇題
下圖所示組合邏輯電路，輸入ABCD為8421碼，則電路的輸出WXYZ是（）。
題型：單項選擇題
輸出端與輸出端可以直接連接，實現(xiàn)“線與”的門電路有（）。
題型：單項選擇題
設計一個判斷輸入8421碼表示的十進制數(shù)是否大于5的組合邏輯電路，至少需要（）個邏輯門。
題型：單項選擇題
現(xiàn)場可編程門陣列FPGA的設計流程中，下列屬于規(guī)劃設計階段的工作有（）。
題型：多項選擇題
為了實現(xiàn)計數(shù)功能，集成寄存器74194的控制端S0S1可以是（）。
題型：多項選擇題
?具有3個選擇控制端的數(shù)據(jù)選擇器能對（）個輸入數(shù)據(jù)進行選擇，對應選擇輸入端的任何一種取值，可選中（）個輸入數(shù)據(jù)輸出。?
題型：單項選擇題
對于一個輸入為XYZ的脈沖異步時序邏輯電路，下面的輸入脈沖組合中，（）是允許的。
題型：多項選擇題
?下面關于用5G555構成的施密特觸發(fā)器描述錯誤的是（）。
題型：單項選擇題
?如下圖所示時序電路，該電路是一個（）型電路，其功能是（）。
題型：單項選擇題