A.ALTBOUT=1AEQBOUT=0AGTBOUT=0
B.ALTBOUT=1AEQBOUT=1AGTBOUT=0
C.ALTBOUT=0AEQBOUT=1AGTBOUT=1
D.ALTBOUT=0AEQBOUT=0AGTBOUT=1
您可能感興趣的試卷
你可能感興趣的試題
A.LT_L=1，GT_L=0，EQ_L=1
B.LT_L=1，GT_L=1，EQ_L=0
C.LT_L=0，GT_L=1，EQ_L=1
D.LT_L=1，GT_L=0，EQ_L=0
A.1
B.2
C.3
A.2
B.3
C.4
如圖所示電路，實現(xiàn)的邏輯函數(shù)是（）。
A.Σ（ABCD）（1,2,3,6,8,11,14）
B.Σ（ABCD）（1,2,3,7,8,13,14）
C.Σ（ABCD）（1,2,4,6,8,11,14）
D.Σ（ABCD）（1,2,3,6,8,13,14）
下圖中有（）個奇異“1”單元。
A.6個
B.7個
C.8個
D.9個
最新試題
?數(shù)字設(shè)計的層次主要有（）。
二進制加法運算包含的輸入、輸出變量有（）。
若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設(shè)計（圖中反相器上面標注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）最接近于（）。
使用74HC138實現(xiàn)邏輯函數(shù)正確的是（）。
如圖，此電路的輸入端I0_L是低電平有效，輸出A2A1A0是高電平有效，AVALID有效表示的是（）。
CC4000系列的CMOS門電路不能直接接（）系列的門電路。
對于D觸發(fā)器，如果時鐘頻率為10MHz，輸出信號Q的頻率可能是（）MHz。
?構(gòu)成數(shù)字電路最基本的器件主要有（）。
?BCD碼譯碼器如果不允許輸入大于9的數(shù)值的時候，當輸入10時，輸出為（）。
?下圖邏輯單元實現(xiàn)的功能為（）。