分析下圖組合電路，要求寫出輸出表達(dá)式，列出真值表，說明其功能。
您可能感興趣的試卷
你可能感興趣的試題
寫出圖示邏輯電路出端的邏輯表達(dá)式。
用卡諾圖法化簡(jiǎn)函數(shù)
用卡諾圖法化簡(jiǎn)函數(shù)
A.數(shù)—模轉(zhuǎn)換器
B.DAC
C.D/A轉(zhuǎn)換器
D.ADC
A.施密特觸發(fā)器
B.單穩(wěn)態(tài)觸發(fā)器
C.多諧振蕩器
D.集成定時(shí)器
最新試題
TTL門電路具有負(fù)載能力強(qiáng)、抗干擾能力強(qiáng)和轉(zhuǎn)換速度高等特點(diǎn)。
?十進(jìn)制數(shù)178.5對(duì)應(yīng)的余3碼是（）。
對(duì)于D觸發(fā)器，如果時(shí)鐘頻率為10MHz，輸出信號(hào)Q的頻率可能是（）MHz。
邏輯函之間滿足（）關(guān)系。
?十進(jìn)制數(shù)22.37對(duì)應(yīng)的二進(jìn)制數(shù)是（）。
要使CMOS門輸入高電平，不能使用的方法為（）。
輸出端不能直接線與的門電路有（）。
?兩個(gè)二進(jìn)制數(shù)的補(bǔ)碼相加，有溢出的是（）。
CC4000系列的CMOS門電路不能直接接（）系列的門電路。
?若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）相當(dāng)于（）個(gè)內(nèi)部標(biāo)準(zhǔn)門級(jí)聯(lián)的延遲時(shí)間。