?如圖所示電路論述正確的是（）。

?兩個(gè)二進(jìn)制數(shù)的補(bǔ)碼相加，有溢出的是（）。

使用74HC138實(shí)現(xiàn)邏輯函數(shù)正確的是（）。

要使CMOS門輸入高電平，不能使用的方法為（）。

?十進(jìn)制數(shù)22.37對(duì)應(yīng)的二進(jìn)制數(shù)是（）。

如圖電路實(shí)現(xiàn)的邏輯函數(shù)是（）。

若集成塊內(nèi)部為驅(qū)動(dòng)單元提供的驅(qū)動(dòng)能力為1X，最小反相器（1X）延遲時(shí)間為2，對(duì)于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動(dòng)能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）最接近于（）。

輸出端不能直接線與的門電路有（）。

?當(dāng)共陰極7段數(shù)碼管顯示2的時(shí)候，輸出應(yīng)該為（）。

?數(shù)字設(shè)計(jì)的層次主要有（）。