A.CP=1
B.CP上升沿
C.CP下降沿
D.分兩次處理
您可能感興趣的試卷
你可能感興趣的試題
A.真值表和邏輯表達(dá)式
B.卡諾圖和邏輯圖
C.波形圖和狀態(tài)圖
已知某觸發(fā)器的特性所示（觸發(fā)器的輸入用A、B……表示）。請選擇與具有相同功能的邏輯表達(dá)式是（）
A.A
B.B
C.C
A.8
B.16
C.32
D.64
A.01010101
B.10000101
C.10111011
D.11101011
A.交流電壓
B.開關(guān)狀態(tài)
C.交通燈狀態(tài)
D.無線電載波
最新試題
若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設(shè)計（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）最接近于（）。
已知有二輸入邏輯門，只有當(dāng)輸X和Y都為1時，輸出F才為1，則X，Y與F的邏輯關(guān)系為（）。
如圖電路實現(xiàn)的邏輯函數(shù)是（）。
TTL門電路具有負(fù)載能力強(qiáng)、抗干擾能力強(qiáng)和轉(zhuǎn)換速度高等特點。
要使JK觸發(fā)器在時鐘脈沖作用下，實現(xiàn)輸出，則輸入信號應(yīng)為（）。
?十進(jìn)制數(shù)22.37對應(yīng)的二進(jìn)制數(shù)是（）。
關(guān)于集成塊的輸出單元，下列說法中正確的是（）。
如圖所示，則F=（）。
如圖，此電路的輸入端I0_L是低電平有效，輸出A2A1A0是高電平有效，AVALID有效表示的是（）。
對于D觸發(fā)器，如果時鐘頻率為10MHz，輸出信號Q的頻率可能是（）MHz。