A.JK觸發(fā)器
B.3/8線譯碼器
C.移位寄存器
D.十進(jìn)制計(jì)數(shù)器
您可能感興趣的試卷
你可能感興趣的試題
A.A+BC=（A+B）（A+C）
B.A+A=0
C.AB=A+B
D.A+AB=A+B
A.R=0，S=0
B.R=0，S=1
C.R=1，S=0
D.R=1，S=1
已知某電路的真值表如下，該電路的邏輯表達(dá)式為（）。
A.Y=C
B.Y=ABC
C.Y=AB+C
D.Y=BC+C
A.CMOS
B.TTL
C.主從或維持阻塞
D.沒有記憶功能
E.邊沿JK或邊沿
F.觸發(fā)器
G.同步RS觸發(fā)器
A.都接高電平“1”
B.都接低電平“0”
C.邏輯符號有小圓圈時(shí)，不用時(shí)接高電平“1”，沒有小圓圈時(shí)，不用時(shí)接低電平“0”
D.沒有記憶功能
最新試題
?兩個(gè)二進(jìn)制數(shù)的補(bǔ)碼相加，有溢出的是（）。
?十進(jìn)制數(shù)22.37對應(yīng)的二進(jìn)制數(shù)是（）。
TTL門電路具有負(fù)載能力強(qiáng)、抗干擾能力強(qiáng)和轉(zhuǎn)換速度高等特點(diǎn)。
如圖，此電路的輸入端I0_L是低電平有效，輸出A2A1A0是高電平有效，AVALID有效表示的是（）。
使用74HC138實(shí)現(xiàn)邏輯函數(shù)正確的是（）。
如圖電路實(shí)現(xiàn)的邏輯函數(shù)是（）。
為實(shí)現(xiàn)將D觸發(fā)器轉(zhuǎn)換為T觸發(fā)器，下圖所示電路的虛框內(nèi)應(yīng)是（）。
要使CMOS門輸入高電平，不能使用的方法為（）。
已知函數(shù)F（A，B，C，D）=（AB’）’+（C’D+B’C）’，則其最簡表達(dá)式為（）。
已知有二輸入邏輯門，只有當(dāng)輸X和Y都為1時(shí)，輸出F才為1，則X，Y與F的邏輯關(guān)系為（）。