?十進(jìn)制數(shù)22.37對應(yīng)的二進(jìn)制數(shù)是（）。

若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設(shè)計（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）最接近于（）。

若n個變量的同或運(yùn)算和異或運(yùn)算結(jié)果相同，則n為奇數(shù)（）

如圖，此電路的輸入端I0_L是低電平有效，輸出A2A1A0是高電平有效，AVALID有效表示的是（）。

?兩個二進(jìn)制數(shù)的補(bǔ)碼相加，有溢出的是（）。

?如圖所示電路論述正確的是（）。

與模擬電路相比，數(shù)字系統(tǒng)的優(yōu)越性主要體現(xiàn)在（）。

電路結(jié)構(gòu)如圖所示，該電路是（）。

?BCD碼譯碼器如果不允許輸入大于9的數(shù)值的時候，當(dāng)輸入10時，輸出為（）。

如圖，是151的電路設(shè)計，其中輸入端的使用了6個反相器，而實(shí)現(xiàn)邏輯功能應(yīng)該可以省掉三個，為什么這么設(shè)計（）。