將D觸發(fā)器改造成T觸發(fā)器，圖所示電路中的虛線框內(nèi)應(yīng)是（）。
A.或非門(mén)
B.與非門(mén)
C.異或門(mén)
D.同或門(mén)
您可能感興趣的試卷
你可能感興趣的試題
A.與門(mén)
B.或門(mén)
C.非門(mén)
D.與非門(mén)
根據(jù)反演規(guī)則，
的反函數(shù)為（）。
A.
B.
C.
D.
A.與項(xiàng)相或
B.最小項(xiàng)相或
C.最大項(xiàng)相與
D.或項(xiàng)相與
A.+1.0111
B.-1.0111
C.-0.1001
D.-0.1000
A.01010101
B.10000101
C.10111011
D.11101011
最新試題
設(shè)計(jì)一個(gè)Moore型同步可重疊的“1101”序列檢測(cè)器，至少需要（）個(gè)觸發(fā)器。
下圖所示組合邏輯電路，其功能是（）。
下圖所示的PLD連接表示的輸出函數(shù)表達(dá)式F等于（）。
在正常工作時(shí)，3-8線譯碼器74138的使能端的值為（）。
一個(gè)Moore型同步可重疊的“1011”序列檢測(cè)器的狀態(tài)圖是（）。
?如下圖所示時(shí)序電路，該電路是一個(gè)（）型電路，其功能是（）。
?下面關(guān)于用5G555構(gòu)成的施密特觸發(fā)器描述錯(cuò)誤的是（）。
已知原始狀態(tài)圖如下圖所示，狀態(tài)化簡(jiǎn)后電路需要的觸發(fā)器應(yīng)為（）個(gè)。
現(xiàn)場(chǎng)可編程門(mén)陣列FPGA的設(shè)計(jì)流程中，下列屬于規(guī)劃設(shè)計(jì)階段的工作有（）。
用5G555構(gòu)成的施密特觸發(fā)器具有（）個(gè)穩(wěn)態(tài)。