已知原始狀態(tài)圖如下圖所示，狀態(tài)化簡(jiǎn)后電路需要的觸發(fā)器應(yīng)為（）個(gè)。
A.1
B.2
C.3
D.4
您可能感興趣的試卷
你可能感興趣的試題
?已知脈沖異步時(shí)序邏輯電路如下圖所示，其功能是（）。
A.異步模8加1計(jì)數(shù)器
B.異步模8減1計(jì)數(shù)器
C.異步模6加1計(jì)數(shù)器
D.異步模6減1計(jì)數(shù)器
?已知某異步時(shí)序電路的流程表如下表所示，其中x1和x2為電路輸入端。分析流程表，電路中有（）條反饋回路，當(dāng)（）時(shí)會(huì)發(fā)生臨界競(jìng)爭(zhēng)。
A.1；電路處在穩(wěn)定總態(tài)（00，11），輸入由00→01時(shí)
B.2；電路處在穩(wěn)定總態(tài)（00，11），輸入由00→01時(shí)
C.2；電路處在穩(wěn)定總態(tài)（11，01），輸入由11→10時(shí)
D.2；電路處在穩(wěn)定總態(tài)（11，11），輸入由11→01時(shí)
?用3線-8線譯碼器74138（邏輯符號(hào)如下圖所示）和與非門實(shí)現(xiàn)函數(shù)
的功能時(shí)，74138的輸出端（）連接與非門。
?
A.
B.
C.
D.
A.3；3
B.8；3
C.8；1
D.3；1
A.屬于電平觸發(fā)，對(duì)緩慢變化的信號(hào)同樣適用
B.可以看成一個(gè)具有滯后特性的反相器
C.有一個(gè)穩(wěn)態(tài)和一個(gè)暫穩(wěn)態(tài)
D.可以將正弦波變換為矩形波
最新試題
設(shè)計(jì)一個(gè)判斷輸入8421碼表示的十進(jìn)制數(shù)是否大于5的組合邏輯電路，至少需要（）個(gè)邏輯門。
為了實(shí)現(xiàn)計(jì)數(shù)功能，集成寄存器74194的控制端S0S1可以是（）。
?已知描述某同步時(shí)序電路的狀態(tài)圖如下圖所示，假定輸入序列為x=01011011，初始狀態(tài)為A，則電路的狀態(tài)序列為（），輸出響應(yīng)序列為（）。
?已知某異步時(shí)序電路的流程表如下表所示，其中x1和x2為電路輸入端。分析流程表，電路中有（）條反饋回路，當(dāng)（）時(shí)會(huì)發(fā)生臨界競(jìng)爭(zhēng)。
?設(shè)計(jì)一個(gè)mealy型的110序列檢測(cè)器，需要（）個(gè)觸發(fā)器，而設(shè)計(jì)moore型的110序列檢測(cè)器則需要（）個(gè)觸發(fā)器。?
?下面關(guān)于用5G555構(gòu)成的施密特觸發(fā)器描述錯(cuò)誤的是（）。
在正常工作時(shí)，3-8線譯碼器74138的使能端的值為（）。
用5G555構(gòu)成的施密特觸發(fā)器具有（）個(gè)穩(wěn)態(tài)。
下圖所示CMOS電路實(shí)現(xiàn)的邏輯是（）。
電平異步時(shí)序邏輯電路工作的基本條件有（）。