A.1
B.2
C.3
D.4
您可能感興趣的試卷
你可能感興趣的試題
如下圖所示的原始狀態(tài)表，其中的等效對(duì)有（）。
A.B和F
B.D和E
C.A和F
D.C和D
A.1
B.2
C.3
D.4
下圖所示組合邏輯電路，輸入ABCD為8421碼，則電路的輸出WXYZ是（）。
A.余3碼
B.8421碼對(duì)9的補(bǔ)數(shù)
C.8421碼對(duì)6的補(bǔ)數(shù)
D.2421碼
下圖所示組合邏輯電路，其功能是（）。
A.8421碼轉(zhuǎn)余3碼
B.8421碼轉(zhuǎn)2421碼
C.二進(jìn)制碼轉(zhuǎn)格雷碼
D.二進(jìn)制碼轉(zhuǎn)8421碼
下圖所示CMOS電路實(shí)現(xiàn)的邏輯是（）。
A.
B.
C.
D.
最新試題
為了實(shí)現(xiàn)計(jì)數(shù)功能，集成寄存器74194的控制端S0S1可以是（）。
?已知某異步時(shí)序電路的流程表如下表所示，其中x1和x2為電路輸入端。分析流程表，電路中有（）條反饋回路，當(dāng)（）時(shí)會(huì)發(fā)生臨界競爭。
?已知脈沖異步時(shí)序邏輯電路如下圖所示，其功能是（）。
已知原始狀態(tài)圖如下圖所示，狀態(tài)化簡后電路需要的觸發(fā)器應(yīng)為（）個(gè)。
一個(gè)n位的D/A換器的分辨率為（）。
下圖所示電路的功能是（）。
電平異步時(shí)序邏輯電路工作的基本條件有（）。
?具有3個(gè)選擇控制端的數(shù)據(jù)選擇器能對(duì)（）個(gè)輸入數(shù)據(jù)進(jìn)行選擇，對(duì)應(yīng)選擇輸入端的任何一種取值，可選中（）個(gè)輸入數(shù)據(jù)輸出。?
下圖所示的PLD連接表示的輸出函數(shù)表達(dá)式F等于（）。
下圖所示組合邏輯電路，輸入ABCD為8421碼，則電路的輸出WXYZ是（）。