要使TTL與非門變成反相器，多余的輸入端不能采用的方法為（）。

二進(jìn)制加法運算包含的輸入、輸出變量有（）。

如圖所示，則F=（）。

約束項在函數(shù)化簡時可以當(dāng)作1，是因為在實際電路中，這種輸入組合根本不可能會讓其發(fā)生。

?十進(jìn)制數(shù)22.37對應(yīng)的二進(jìn)制數(shù)是（）。

?利用開關(guān)代數(shù)的公理或定理，判斷與（x+y’）’等價的邏輯關(guān)系為（）。

如圖電路實現(xiàn)的邏輯函數(shù)是（）。

若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設(shè)計（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）最接近于（）。

CC4000系列的CMOS門電路不能直接接（）系列的門電路。

?當(dāng)共陰極7段數(shù)碼管顯示2的時候，輸出應(yīng)該為（）。