如圖電路實現(xiàn)的邏輯函數(shù)是（）。

要使TTL與非門變成反相器，多余的輸入端不能采用的方法為（）。

為實現(xiàn)將D觸發(fā)器轉(zhuǎn)換為T觸發(fā)器，下圖所示電路的虛框內(nèi)應是（）。

如圖，是151的電路設計，其中輸入端的使用了6個反相器，而實現(xiàn)邏輯功能應該可以省掉三個，為什么這么設計（）。

?若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，對于下圖所示的輸出緩沖設計（圖中反相器上面標注了相應的驅(qū)動能力），該輸出單元的延遲時間（從a到y(tǒng)）相當于（）個內(nèi)部標準門級聯(lián)的延遲時間。

?數(shù)字設計的層次主要有（）。

邏輯函之間滿足（）關系。

?利用開關代數(shù)的公理或定理，判斷與（x+y’）’等價的邏輯關系為（）。

?十進制數(shù)22.37對應的二進制數(shù)是（）。

?BCD碼譯碼器如果不允許輸入大于9的數(shù)值的時候，當輸入10時，輸出為（）。