關(guān)于集成塊的輸出單元，下列說法中正確的是（）。

要使TTL與非門變成反相器，多余的輸入端不能采用的方法為（）。

電路結(jié)構(gòu)如圖所示，該電路是（）。

如圖所示，則F=（）。

如圖電路實(shí)現(xiàn)的邏輯函數(shù)是（）。

?如圖所示電路論述正確的是（）。

若集成塊內(nèi)部為驅(qū)動單元提供的驅(qū)動能力為1X，最小反相器（1X）延遲時(shí)間為2，對于下圖所示的輸出緩沖設(shè)計(jì)（圖中反相器上面標(biāo)注了相應(yīng)的驅(qū)動能力），該輸出單元的延遲時(shí)間（從a到y(tǒng)）最接近于（）。

如圖，此電路的輸入端I0_L是低電平有效，輸出A2A1A0是高電平有效，AVALID有效表示的是（）。

?利用開關(guān)代數(shù)的公理或定理，判斷與（x+y’）’等價(jià)的邏輯關(guān)系為（）。

?兩個(gè)二進(jìn)制數(shù)的補(bǔ)碼相加，有溢出的是（）。